삼성전자 HBM4 제품 /사진:삼성전자

삼성전자 HBM4 양산 출하 /사진:삼성전자

[대한경제=심화영 기자] 삼성전자가 업계 최고 성능의 차세대 고대역폭 메모리(HBM)4를 세계 최초로 양산·출하하며 AI 반도체 시장에서 기선을 제압했다. 이는 국제반도체표준협의기구(JEDEC) 표준을 초월한 11.7Gbps 속도와 3.3TB/s 대역폭을 안정적으로 구현한 결과로, 엔비디아 등 주요 고객사에 공급이 시작됐다.

삼성전자는 HBM4에 10나노급 6세대 ‘1c D램’과 파운드리 4나노 공정 기반 베이스 다이를 적용했다. 기존 세대에서 검증된 공정을 활용하던 방식과 달리, 양산 초기부터 최선단 공정을 전면 도입했다는 점이 특징이다.

HBM은 D램을 수직 적층한 ‘코어 다이’와 전력·신호를 제어하는 ‘베이스 다이’로 구성된다. 삼성전자는 개발 착수 단계부터 공정·설계 공동 최적화(DTCO)를 통해 재설계 없이 목표 성능을 구현할 수 있도록 설계 완성도를 끌어올렸다고 설명했다.

성능 지표는 수치로 확인된다. 삼성전자 HBM4는 JEDEC 표준(8Gbps) 대비 약 46% 높은 11.7Gbps 동작 속도를 안정적으로 확보했다. 이는 전작 HBM3E의 최대 핀 속도(9.6Gbps) 대비 약 22% 향상된 수준이다. 기술적으로는 최대 13Gbps까지 구현 가능해, 대형 AI 모델에서 발생하는 데이터 병목 현상 완화에 기여할 것으로 기대된다.

단일 스택 기준 총 메모리 대역폭은 최대 3.3TB/s로, 전작 대비 약 2.7배 개선됐다. 주요 GPU 고객사들이 요구하는 3.0TB/s를 넘어서는 수치다. 용량 측면에서는 단일 다이 24Gb(3GB) 기반으로 △12단 적층 시 36GB △16단 적층 시 최대 48GB까지 확장 가능하다. 현재 12단 기준 24~36GB 제품을 우선 공급하고, 고객 일정에 맞춰 16단 제품을 순차 확대할 계획이다.

HBM4는 데이터 전송 I/O 수가 기존 1024개에서 2048개로 두 배 확대됐다. 이에 따라 전력 소모와 열 밀집도가 동시에 상승하는 구조적 한계를 안고 있다.

삼성전자는 이를 해결하기 위해 코어 다이에 저전력 설계를 적용하고, TSV(실리콘 관통 전극) 구동 전압을 기존 1.1V에서 0.75V로 낮췄다. 이 기술을 통해 TSV 구동 전력을 약 50% 절감했다. 또 전력 분배 네트워크(PDN)를 최적화해 고속 동작 환경에서도 전력 안정성을 확보했다. 그 결과 에너지 효율은 전 세대 대비 약 40% 개선, 열 저항 특성은 10%, 방열 특성은 30% 향상됐다. 이는 AI 데이터센터 운영 비용의 핵심 요소인 전력·냉각 비용 절감으로 직결되는 부분이다. 단순 성능 경쟁을 넘어 ‘총소유비용(TCO)’ 경쟁력까지 확보했다는 평가다.

HBM4의 또 다른 경쟁력은 삼성전자가 로직·메모리·파운드리·패키징을 모두 아우르는 IDM 체제를 갖추고 있다는 점이다. HBM 고도화로 갈수록 베이스 다이의 중요성이 커지는 상황에서, 자체 파운드리 공정과 HBM 설계 간 긴밀한 DTCO 협업이 가능하다는 점은 수율과 공급 안정성 측면에서 강점으로 작용한다. 삼성전자는 “선단 패키징 역량 역시 자체 보유하고 있어 생산 리드타임 단축과 공급망 리스크 최소화가 가능하다”고 설명했다.

회사 측은 2026년 HBM 매출이 2025년 대비 3배 이상 증가할 것으로 전망하고 있다. 이에 맞춰 HBM4 생산 능력을 선제적으로 확대 중이다. 업계 최대 수준의 D램 생산능력과 기존에 확보한 클린룸 인프라를 기반으로 수요 급증 시 단기간 내 대응이 가능하다는 전략이다. 2028년 가동 예정인 평택 2단지 5라인은 향후 HBM 생산의 핵심 거점으로 활용될 예정이다.

삼성전자는 HBM4 양산을 시작으로 차세대 라인업도 순차 가동한다. HBM4E는 2026년 하반기 샘플 출하 예정이고, 커스텀 HBM은 2027년부터 고객 맞춤형 순차 샘플링에 들어간다. HBM4E는 기본 구조를 유지하면서 속도·대역폭·전력 효율을 한층 끌어올린 제품이다. Custom HBM은 GPU·AI 가속기 아키텍처에 맞춰 용량·속도·인터페이스를 맞춤 설계하는 방식으로, 하이퍼스케일러 중심의 ASIC 시장 확대 흐름에 대응한다.

이번 HBM4 양산 과정에서 확보한 1c 공정 기반 품질·공급 안정성은 향후 고부가 제품군 전환의 핵심 기반이 될 전망이다. 황상준 삼성전자 메모리개발담당 부사장은 “1c D램과 4나노 공정을 적용해 공정 경쟁력과 설계 개선을 동시에 확보했다”며 “향후 고객의 성능 상향 요구에도 유연하게 대응할 수 있는 확장성을 갖췄다”고 밝혔다.

심화영 기자 dorothy@

〈ⓒ 대한경제신문(www.dnews.co.kr), 무단전재 및 수집, 재배포금지〉