이재용 삼성전자 회장이 1일 일본 요코하마에 위치한 첨단 반도체 패키징 연구거점 APL에서 가와히라 히로이치(왼쪽) DS리서치재팬 연구소장, 카리야 다카시 APL랩장으로부터 기술 개발 현황을 보고받고 있다. /사진:삼성전자

요코하마 APL 개소 두 달 만에 현장 점검…5년간 400억엔 투자해 글로벌 R&D 거점 육성

웨이퍼 본딩·유리기판 등 차세대 기술 개발…일본 소부장 생태계와 협력 확대

[대한경제=심화영 기자] 이재용 삼성전자 회장이 일본의 첨단 반도체 패키징 연구거점을 찾아 차세대 기술 확보 현황을 점검했다. 인공지능(AI) 반도체 시장이 확대되면서 메모리와 시스템반도체의 성능을 하나의 패키지로 구현하는 첨단 패키징 기술이 중요해진 가운데, 일본의 소재·부품·장비(소부장) 생태계와 삼성전자의 반도체 설계·제조 역량을 결합해 기술 경쟁력을 강화하려는 행보로 풀이된다.

1일 삼성전자에 따르면 이 회장은 이날 일본 요코하마에 위치한 첨단 반도체 패키징 연구거점 '어드밴스트 패키지 랩(Advanced Package Lab·APL)'을 방문해 소재·공정 요소기술 개발 현황을 살폈다. APL 연구진과는 첨단 패키지 기술 개발 현황과 일본 소부장 업계와의 협력 방안 등을 논의했다.

이번 방문은 지난 9월 8일 APL 공식 개소 이후 약 두 달 만에 이뤄진 첫 현장 점검이다. 삼성전자가 일본 내 연구거점을 단순한 현지 협력 창구가 아닌 차세대 패키징 기술 개발의 핵심 거점으로 육성하겠다는 의지를 보여주는 대목이다.

삼성전자는 2023년 요코하마에 APL을 설립했으며, 2024년부터 5년간 총 400억엔(약 3500억원)을 투자해 연구 기반을 구축하고 있다. APL은 첨단 반도체 패키지에 필요한 소재와 공정 등 요소기술을 개발하고 검증하는 조직이다. 삼성전자의 반도체 설계·제조 역량과 일본의 소재·부품·장비 기술 생태계를 연결하는 역할을 맡는다.

특히 향후 연구 범위를 웨이퍼 본딩부터 유리기판 등 차세대 공정·소재 기술로 확대할 계획이다. AI 반도체의 성능과 전력 효율을 높이기 위한 고성능 패키징 아키텍처 개발도 주요 과제로 제시했다. 반도체 칩 자체의 성능 개선뿐 아니라 서로 다른 반도체를 얼마나 효율적으로 연결하고 하나의 패키지로 구현하느냐가 제품 경쟁력을 좌우하는 만큼, 패키징 원천기술 확보에 속도를 내려는 것이다.

일본을 연구거점으로 선택한 배경에는 현지 소부장 산업의 경쟁력이 있다. 일본에는 반도체 소재·부품·장비 분야에서 세계적인 기술력을 보유한 기업이 다수 포진해 있고, 대학과 연구기관을 중심으로 산학연 생태계도 구축돼 있다. 요코하마는 도쿄와 인접해 전문 연구인력을 확보하기 유리하고 첨단 패키징 관련 소재·장비 기업과의 협력에도 적합하다는 게 삼성전자의 설명이다.

삼성전자는 현지 연구인력을 지속적으로 확대하고 APL을 차세대 패키징 요소기술 개발을 위한 글로벌 연구개발(R&D) 거점으로 육성할 방침이다. 국내 반도체연구소 산하 패키지 연구조직과는 연구 분야를 구분하되 긴밀한 협력을 통해 시너지를 낸다는 계획이다.

AI 반도체 시장에서는 그래픽처리장치(GPU)와 고대역폭메모리(HBM), 각종 가속기 칩을 하나의 패키지로 통합하는 기술이 시스템의 대역폭과 전력 효율, 발열 성능에 직접적인 영향을 미친다. 이에 따라 메모리와 파운드리 역량을 함께 보유한 삼성전자에도 첨단 패키징은 사업 경쟁력을 강화하기 위해 확보해야 할 핵심 기술로 부상하고 있다.

삼성전자 관계자는 “메모리와 로직 반도체 경쟁력에 더해 첨단 패키징에 필요한 소재·공정 기술까지 확보하는 것이 AI 반도체 시장에서 경쟁력을 높이는 데 중요하다”며 “일본의 우수한 소부장 생태계와 연구개발 역량을 활용해 차세대 패키징 기술 확보에 힘쓸 것”이라고 말했다.

심화영 기자 dorothy@

〈ⓒ 대한경제신문(www.dnews.co.kr), 무단전재 및 수집, 재배포금지〉